Vlsi Là Gì ? (What Is The Integrated Circuit Design?) Từ Điển Tiếng Việt Vlsi Là Gì

Tổng quan lại về Thiết Kế ViMạch

Tổng quan về Thiết Kế Vi Mạch*

Thiết kế vi mạch là 1 trong những nghành new cùng còn non trẻ ở cả nước. Bài viết trình làng tổng quan liêu về xây cất vi mạch nhằm mục đích hỗ trợ 1 số background cơ phiên bản cũng giống như đầy đủ kiến thức và kỹ năng, vẻ ngoài cần phải có nhưng những người theo đuổi nghành nghề dịch vụ này nên biết.

Bạn đang xem : Vlsi là gì1. Phân loại :Thiết kế vi mạch hay chia nhỏ ra làm cho 3 loại :– Thiết kế số ( Digital IC thiết kế ) .– Thiết kế tựa như ( Analog IC phong cách thiết kế ) .– Thiết kế biểu lộ tổng thể hổn hợp ( Mixed-signal design ) .Dù là thiết kế xây dựng nhiều loại làm thế nào thì qui trình kiến thiết cũng gồm có 2 quá trình chính :– Thiết kế luận lý ( Logical thiết kế – Front End design ) .– Thiết kế vật dụng lý ( Physical thiết kế – Bachồng End thiết kế ) .CPU sau khi có phong cách thiết kế sẽ triển khai đem đến xí nghiệp sản xuất đáp ứng. Các shop rất hoàn toàn có thể tự cấp dưỡng chip của mình thiết kế, phân phối kiến thiết xây dựng cho những shop không giống, hoặc mướn những shop khác cung ứng cho bạn ( fabless company ). CPU sau khoản thời hạn cấp dưỡng sẽ được soát sổ kĩ lưỡng trước lúc đến với người sử dụng .Xem thêm : Ofac Là Gì ? Định Nghĩa Và Giải Thích Ý Nghĩa Office Of Foreign Asset Control ( Ofac ) Là Gì2. Thiết kế luận lý – Front End phong cách thiết kế :

Thiết kế số :

Sử dụng ngôn từ xây đắp phần cứng ( Verilog-HDL, VHDL, System-C … ) nhằm mục đích lúc này những tính năng lô ghích của xây đắp. Hiện nay ta ko yêu cầu quyên tâm đến cấu trúc cụ thể của mạch nhưng chỉ chú ý quan tâm vào tính năng của mạch dựa vào hiệu suất cao tính tân oán cũng như sự luân chuyển tài liệu thân những tkhô giòn ghi ( register ). Đây là xây đắp mức chuyển tkhô nóng ghi ( RTL – Register Transfer Level ). Sau kia phong cách thiết kế RTL sẽ triển khai mô rộp nhằm mục đích soát sổ coi có tnóng tính đúng chuẩn của mạch hay là không. Các CADs thông dụng cần sử dụng thiết kế và mô phỏng RTL là : NC-Verilog, NC-VHDL ( của Cadence ), ModelSyên ( của Mentor Graphics ), VCS ( của Synopsys ) .Tiếp theo, thiết kế RTL được tổng hợp ( synthesize ) thành những cổng ( gate ) cơ bản : NOT, NAND, XOR, MUX, … Quá trình này được thực thi với sự tương hỗ của những CADs chuyên được dùng. Phổ trở nên hơn cả là Design Compiler ( Synopsys ), Synplify ( Synplicity ), XST ( Xilinx ). Kết quả của tiến trình tổng hòa hợp ko là nhất cùng tùy nằm trong vào CADs cùng thỏng viện những cổng với macro ở trong nhà sản xuất chip .Nói tầm thường kiến thiết số được đáp ứng không hề ít do những chủ trương xây đắp chuyên được dùng CADs so với 2 loại kiến thiết còn sót lại .Thiết kế giống như :Các thiết kế tựa như ko được đáp ứng tâm đắc vị CADs nhỏng thiết kế số. Phần to việc làm được thực thi do bé người ( 80 % ) cùng yên cầu những kinh nghiệm tay nghề kinh nghiệm tay nghề cũng như hiểu biết về cấu trúc đồ vật lý, ttê mê số đặc trưng, công nghệ tiên tiến tiếp tế của những linh phụ kiện. Một điều như mong ước là những xây đắp tương tự như như đa số là những chip quản ngại lí nguồn năng lượng, ADC, DAC, DC-DC converter, PLL, VCO, … ( những nghành cơ mà chip số chưa làm cho được hoặc ko hiệu quả ) cất số lượng linh phụ kiện thấp hơn nhiều so với những xây đắp số với hàng tỷ transistor .Xuất vạc tự những thông số kỹ thuật thử dùng của chip với những vận dụng mà lại những chip analog sẽ được vận dụng, nhân viên xây đắp chọn kiến trúc chip thích hợp ( kinh nghiệm tay nghề gồm tác nhân đặc biệt quan trọng quan trọng vào đoạn này ). Sau kia tmê say số của những linh phụ kiện vào phong thái phong cách thiết kế đang chọn được xem toán với mô rộp cùng với những ứng dụng chuyên được dùng. Các CADs thường dùng là HSpice ( Synopsys ), Star-Hspice ( Avant Copr ), IC Design, Pspice ( Cadence ), IC Design ( Mentor Graphics ). Quá trình thống kê giám sát, tế bào rộp được tiến hành cho tới khi đã có được tác dụng theo thử mày mò, đôi lúc ý kiến đề nghị biến hóa cả kiến trúc mạch .Bên cạnh những mô rộp miền thời hạn, phân phối nhu yếu tần số …, một 1 số ít loại mô bỏng hay hay được dùng lúc xây đắp chip analog là mô rộp Monte-Carlo. Mô rộp này dùng làm khảo sát tìm hiểu biểu lộ ra lúc toàn bộ những biến hóa về nguồn tích điện, nhiệt độ môi trường tự nhiên xung quanh, sai số qui trình sản xuất …Thiết kế bộc lộ hỗn hợp :Ngày nay những chip thường có hiệu quả phức tạp và cất nhiều lúc những khối analog với digital. Bên cạnh những kinh nghiệm tay nghề cần sử dụng mang lại analog và digital, những nhà thiết kế nên tính tới những tác động ảnh hưởng lẫn nhau của kăn năn analog cùng digital ( nhiễu, giao quẹt, .. ) nhằm mục đích bảo vệ chúng hoạt động ổn dịnh. Ngôn ngữ mới được cải cách và tăng trưởng sử dụng mang đến kiến thiết chip diễn đạt những thành phần hỗn hợp là AHDL ( Analog Hardware Description Language ) .3. Thiết kế đồ lý :Thiết kế layout :Netdanh mục chiếm được trong qua trình xây đắp luận lý được dùng để sản xuất layout mang đến chip. Ở quy trình này những linh phụ kiện ( transistor, điện trngơi nghỉ, tụ nguồn năng lượng điện, cuộn cảm ) với những liên kết thân bọn chúng sẽ được tạo nên hình ( ngoài mặt thực tiễn của những linh phụ kiện với dây dẫn trên wafer trong quy trình tiến độ đáp ứng ). Việc kiến thiết xây dựng theo đúng những qui pháp luật ( design rules ) cơ mà công ty sản xuất ra mắt. Các qui công cụ này nhờ vào vào vào năng lực phong cách thiết kế cùng technology của trong phòng thiết bị tiếp tế. Có nhị loại qui cách thức thiết kế là : lamda ( λ ) và qui pháp luật hoàn hảo nhất nhất. Với qui cách thức lamdomain authority thì những kích cỡ đề xuất kiến nghị là bội số của lamdomain authority, trong những khi qui chiêu thức giỏi tuyệt vời thực thi những kích cỡ cố định và thắt chặt và thắt chặt. Sử dụng qui giải pháp lamdomain authority giúp tất cả chúng ta biến hóa thiết kế xây dựng nkhô cứng khi technology đổi khác .

Thiết kế số được cung cấp phệ vị CADs, từ các việc áp dụng lại tlỗi viện những cells cơ bạn dạng cho đến place và route tự động. CPU analog đòi hỏi những xây cất chính xác với những kinh nghiệm chăm biệt nhằm bảo đảm an toàn cân xứng (matching) giữa các linh kiện mẫn cảm, kháng nhiễu (noise) cùng đáp ứng nhu cầu tần số.

Kiểm tra DRC cùng LVS :Sau khi layout chip với hoàn hảo nhìn nhận qui cách thức xây đắp ( DRC – thiết kế rule kiểm tra ), layout được export thành file netdanh mục nhằm mục đích mang so sánh cùng với netdanh mục chiếm được vào quy trình thiết kế luận lý để nhìn nhận tính giống hệt của chúng. Nếu không sống sót sự tương đương giữa 2 netdanh sách thì nhu yếu khám nghiệm cùng sửa lại layout cho tới Khi tương đương. DRC và LVS được triển khai bởi những tool chuyên sử dụng của Synopsys, Candence giỏi Mentor Graphic. Sau kia những tổng thể và toàn diện quy trình kiến thiết xây dựng đồ gia dụng lý sẽ thực thi tapeout ra 1 tệp tin ( *. gds xuất xắc *. gds2 ) và gửi mang đến nhà máy sản xuất sản xuất sản xuất .CPU sau thời gian cung ứng sẽ triển khai soát sổ ( test ) trước với sau khi đóng gói để trấn áp thông số kỹ thuật kỹ thuật trước lúc được đưa đến người tiêu dùng hoặc hướng dẫn Thị Trường .

Rate this post
Subscribe
Notify of
guest
0 Comments
Inline Feedbacks
View all comments